AMD Επεξεργαστές & AM4 socket (Τεχνικα μιλωντας Part 3)

[kostas_anes]

1 ώρα πριν, pnick είπε

Θα υπάρξουν βελτιώσεις στο IF;

Περι του IF ακουσα πως θα ειναι 1:1 πλεον με το effective DRAM clock (η 2:1 με το true DRAM clock αντιστοιχα). Δυστυχως το ειχα ακουσει σε φορουμ, οποτε δεν μπορω να σου εγγυηθω για την εγκυροτητα της πηγης μου. Σιγουρα παντως τα 16πυρηνα θηρια (αν ερθουν) θα χρειαστουν ενα γρηγορο interconnect, περα απο το bottleneck που θα φανε απο το dual channel (ιδια φαση με τον 2990Χ που ειναι υπερβολικα bandwidth starved).

[pnick]

8 λεπτά πριν, kostas_anes είπε

περα απο το bottleneck που θα φανε απο το dual channel

Αυτό σκεφτόμουν. Είναι όμως δυνατόν να παραμείνει σε dual channel με τόσους πυρήνες; Εδώ και με 8 υπάρχει θέμα.

[kostas_anes]

9 λεπτά πριν, pnick είπε

Αυτό σκεφτόμουν. Είναι όμως δυνατόν να παραμείνει σε dual channel με τόσους πυρήνες; Εδώ και με 8 υπάρχει θέμα.

Πολυ μικροτερο latency απο τις μνημες μαζι με πολυ πιο γρηγορο IF για να μειωσεις απο εκει τα delays. Να αλλαξεις τα physical layouts των μητρικων λιγο δυσκολο. 
Αν και να σου πω την αληθεια μπορει να δουμε μητρικες με 4 DIMM slots και 1DPC configuration, με τους 16πυρηνους να τρεχουν quad channel IMC's. Για την ακριβεια, μακαρι να δουμε τετοιες. Εμενα σαν OC'er θα με βολευε υπερβολικα πολυ το 1DPC και εκτος αυτου, με τους αλλους ryzen μπορεις να τρεξεις ευκολα dual channel αν και μονο τα 2 slots θα δουλευουν.

ΕDIT : Το μονο κακο στο μαστερπλαν το απο πανω, ειναι οτι ψιλοκανιβαλιζεις την HEDT πλατφορμα σου. Δεν το αποκλειω σαν σεναριο βεβαια γιατι η AMD κατι θα ξερει παραπανω απο εμενα στο πως να το διαχειριστει.

Επεξ/σία 2 Ιανουαρίου 2019 από kostas_anes

[ROG-X]

Typhoon is coming  😁

[kostas_anes]

1 λεπτό πριν, ROG-X είπε

Typhoon is coming  😁

Αντε να παρεις και εσυ Zen μπας και φυγεις απο το Microsoft Paint και μπορεις να τρεξεις καμια φωτοσοπια 😂😂😂😂😂😂

[pnick]

8 λεπτά πριν, kostas_anes είπε

. Για την ακριβεια, μακαρι να δουμε τετοιες

Δεν θα αρχίσει να γίνεται δυσδιάκριτη η διαφορά με την HEDT πλατφόρμα έτσι; Πώς θα προωθήσει τα entry τσιπακια της; Η Intel έκανε σοβαρά λάθη προώθησης όταν έφτασε στο σημείο αυτό. Έχω περιέργεια για όλα αυτά. Ζούμε σε ενδιαφέροντες καιρούς.

Επεξ/σία 2 Ιανουαρίου 2019 από pnick

[kostas_anes]

1 λεπτό πριν, pnick είπε

Δεν θα αρχίσει να γίνεται δυσδιάκριτη η διαφορά με την HEDT πλατφόρμα έτσι; Πώς θα προωθήσει τα entry τσιπακια της; Η Intel έκανε σοβαρά λάθη προώθησης όταν έφτασε στο σημείο αυτό. Έχω περιέργεια για όλα αυτά. Ζούμε σε ενδιαφέροντες καιρούς.

Δες το edit. Σορρυ παιδες, λυνω φυσικη παραλληλα και κανω multitasking  

Επεξ/σία 2 Ιανουαρίου 2019 από kostas_anes

[7nisiotis]

Τώρα είναι λογικό ο 8/16 να μην έχει boost στα 5 έχοντας μικρότερο αριθμό πυρήνων στο τσιπακι και ο 12/24 να έχει.

Κάτι έγινε λάθος στο photoshop. Κρατάτε μικρό καλάθι.

[kostas_anes]

5 λεπτά πριν, 7nisiotis είπε

Τώρα είναι λογικό ο 8/16 να μην έχει boost στα 5 έχοντας μικρότερο αριθμό πυρήνων στο τσιπακι και ο 12/24 να έχει.

Λεγεται Binning. Εκτος αυτου γιατι δεν εχεις θεμα με τον 6/12 που εχει μεγιστο boost 4.2 vs τον 8/16 που εχει μεγιστο boost 4.3?

Αναφερομαι σε 2600X, 2700X  

Αναφορά σε κείμενο

Κάτι έγινε λάθος στο photoshop

Photoshop δεν θα το ελεγα. Μπορεις και εσυ να πας να δεις το listing στο E-Katalog. Εγω το εκανα.

Επεξ/σία 2 Ιανουαρίου 2019 από kostas_anes

[7nisiotis]

Όντως ναι. Λογικό τα 7nm να δώσουν hz αρα τα μικρότερα να είναι τουλάχιστον αν όχι όλα, τα  X μοντέλα 5αρα GHz. Κάτι φαίνεται ύποπτο. Χωρίς σκουφάκια οπαδισμου και κοκκινομπλε λαβαρα το λεω. 

Επεξ/σία 2 Ιανουαρίου 2019 από 7nisiotis

[renaxan]

15 hours ago, kostas_anes said:

Guys Mobile = Laptops.... Δειτε και το marketing της AMD πως το αναφερει.

Φυσικά, δεν έχει βγάλει κινητά ακόμα η AMD, απλά αντιγράψαμε ότι έλεγε το T-Shirt.. 😂😅

Άντε να πάει 9/01να μάθουμε τι θα γίνει, επιτέλους!! 

[Sheogorath]

2 ώρες πριν, kostas_anes είπε

Πολυ μικροτερο latency απο τις μνημες μαζι με πολυ πιο γρηγορο IF για να μειωσεις απο εκει τα delays. Να αλλαξεις τα physical layouts των μητρικων λιγο δυσκολο. 
Αν και να σου πω την αληθεια μπορει να δουμε μητρικες με 4 DIMM slots και 1DPC configuration, με τους 16πυρηνους να τρεχουν quad channel IMC's. Για την ακριβεια, μακαρι να δουμε τετοιες. Εμενα σαν OC'er θα με βολευε υπερβολικα πολυ το 1DPC και εκτος αυτου, με τους αλλους ryzen μπορεις να τρεξεις ευκολα dual channel αν και μονο τα 2 slots θα δουλευουν.

ΕDIT : Το μονο κακο στο μαστερπλαν το απο πανω, ειναι οτι ψιλοκανιβαλιζεις την HEDT πλατφορμα σου. Δεν το αποκλειω σαν σεναριο βεβαια γιατι η AMD κατι θα ξερει παραπανω απο εμενα στο πως να το διαχειριστει.

Δεν θα μπορούσαν να τρέχουν 4channel στις ήδη υπάρχουσες μητρικές; Θεωρητικά μόνο οι δρόμοι είναι τυπωμένοι, το πως θα τα διαβάζουν τα πινάκια στο σοκετ είναι θέμα του επεξεργαστή.

Αν θα τα βλέπουν 4 παράλληλα ή 2+2.

[renaxan]

7 hours ago, akoinonitos said:

  Reveal hidden contents

Fuck

Μετά τις 09/01/2019, πωλούνται σε άριστη κατάσταση, ένας 2700x και ένας 1700 για περισσότερες πληροφορίες pm στον @akoinonitos (Θα μου πουλήσεις και τον δικό μου εε?? Σε αγαπώ πολύ να ξέρεις!! 😍😘)  

Επεξ/σία 2 Ιανουαρίου 2019 από renaxan
lol 3700x

[ASTOU]

Αυτή θα είναι και η τελευταία γενιά στο AM4? 

[kostas_anes]

17 λεπτά πριν, Sheogorath είπε

Δεν θα μπορούσαν να τρέχουν 4channel στις ήδη υπάρχουσες μητρικές; Θεωρητικά μόνο οι δρόμοι είναι τυπωμένοι, το πως θα τα διαβάζουν τα πινάκια στο σοκετ είναι θέμα του επεξεργαστή.

Αν θα τα βλέπουν 4 παράλληλα ή 2+2.

Κοιτα, επειδη δεν το εχω σπουδασει (ακομα) δεν μπορω να σου πω με σιγουρια, αλλα ακου πως το βλεπω εγω. Ενας Ryzen επεξεργαστης εχει 2 IMC's που ο καθενας εχει ενα 64bit bus. Bεβαια κανουν access ταυτοχρονα και τρεχοντας παραλληλα φτιαχνουν ενα "128bit" bus, αφου τρεχουν σε ganged mode. 

Oι μητρικες αντιστοιχα εχουν traces τα οποια κατα το 99,9% των μητρικων ειναι daisy chained. Αυτο σημαινει οτι ενας memory controller μπορει να κανει access 2 DIMM slots και το ενα θα εχει παραπανω latency λογω του μεγαλυτερου trace length. 

Το προβλημα σε αυτο που λες προκυπτει απο το γεγονος οτι το trace το οποιο συνδεει τα 2 DIMM slots ειναι ενα και το γεγονος οτι ο καθε memory controller μπορει να εχει το πολυ ενα 64bit bus να βγαινει απο αυτον, το οποιο δεν ειναι δυνατον να μοιραζεται. Αυτο που λες θα μας εδινε εναν modular memory controller ο οποιος θα βασιζονταν σε interleaving ανα μισο memory clock cycle, ενα υπερβολικα μπουκωμενο bus και εναν memory controller (σε ενα module μιλαμε τωρα) ο οποιος θα εκανε ~20% της δουλειας του αλλου, λογω του μεγαλυτερου latency του 2ου DIMM.

Αυτο βεβαια αν δεν γινοταν το σωσε απο διαφορετικα σηματα κτλ και καταφερνε να δουλεψει καπως. 

Daisy Chained για τους αμαθεις = Σκεφτειτε οτι εχουμε 2 γειτονικα σπιτια (διπλα διπλα, οχι απεναντι) και οτι ο μονος τροπος να μπει ο γειτονας στο σπιτι του, ειναι να παρει τον κεντρικο δρομο που βγαζει στο δικο μου σπιτι, να μπει στην αυλη μου και να παρει εναν δρομο ΜΕΣΑ απο το σπιτι μου ο οποιος καταληγει στο δικο του. Το ιδιο και για να βγει. 
Αυτο σημαινει οτι ο γειτονας δεν εχει κεντρικο δρομο, πραγμα το οποιο σημαινει οτι καθε φορα που θελει να παει στην δουλεια του, εστω και αν ξεκινησουμε την ιδια ωρα, αυτος θα φτασει 5 λεπτα αργοτερα λογω της μεγαλυτερης αποστασης. 

TL:DR γιατι ειναι καπως βαρυγδουπο.... Δεν γινεται λογω του γεγονοτος οτι στο configuration που περιεγραψες ειναι δυνατον να τρεχουν οι δυαδες παραλληλα, ενω τα DIMM μιας δυαδας θα τρεχουν σειριακα. Πρακτικα dual channel και παλι  

14 λεπτά πριν, ASTOU είπε

Αυτή θα είναι και η τελευταία γενιά στο AM4? 

Οχι, εχουμε τους Zen 2+ ακομα. Ισως να δουμε και Zen 3, ποιος ξερει. 

 

Επεξ/σία 2 Ιανουαρίου 2019 από kostas_anes